|  |
| --- |
| Изображение выглядит как зарисовка, эмблема, символ, герб  Автоматически созданное описание |
| МИНОБРНАУКИ РОССИИ |
| Федеральное государственное бюджетное образовательное учреждение  высшего образования  **«МИРЭА - Российский технологический университет»**  **РТУ МИРЭА** |

Институт Информационных Технологий

Кафедра Вычислительной Техники (ВТ)

**ОТЧЁТ ПО ПРАКТИЧЕСКОЙ РАБОТЕ № 3**

«Основы верификации»

по дисциплине

«Схемотехника устройств компьютерных систем»

|  |  |
| --- | --- |
| Выполнил студент группы  ИВБО-08-22 | Стецюк В.В. |
| Принял ассистент кафедры ВТ | Дуксин Н.А. |
| Практическая работа выполнена | «\_\_»\_\_\_\_\_\_\_2024 г. |
| «Зачтено» | «\_\_»\_\_\_\_\_\_\_2024 г. |

Москва 2024

АННОТАЦИЯ

Данная работа включает в себя 10 рисунков и 12 листингов. Количество страниц в работе — 28.

СОДЕРЖАНИЕ

[ВВЕДЕНИЕ 4](#_Toc162580324)

[1 СОЗДАНИЕ НЕОБХОДИМЫХ МОДУЛЕЙ 5](#_Toc162580325)

[1.1 Создание модуля конечного автомата 5](#_Toc162580326)

[1.2 Создание модуля верхнего уровня 7](#_Toc162580327)

[2 СОЗДАНИЕ ТЕСТОВЫХ МОДУЛЕЙ И ИХ ВЕРИФИКАЦИЯ 13](#_Toc162580328)

[2.1 Создание тестов и верификация тестового модуля конечного автомата 13](#_Toc162580329)

[2.2 Создание и верификация тестового модуля управления семисегментными индикаторами 15](#_Toc162580330)

[2.3 Создание и верификация тестового модуля конечного устройства 19](#_Toc162580331)

[3 ДОБАВЛЕНИЕ IP-ЯДРА VIO, СОЗДАНИЕ ФАЙЛА ПРОЕКТНЫХ ОГРАНИЧЕНИЙ И ЗАГРУЗКА ПРОЕКТА НА ОТЛАДОЧНУЮ ПЛАТУ NEXYS A7 23](#_Toc162580332)

[ЗАКЛЮЧЕНИЕ 27](#_Toc162580333)

[СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ 28](#_Toc162580334)

ВВЕДЕНИЕ

В данной практической работе изучаются основные подходы и инструменты для верификации проектов [1-2]. Разрабатываемое устройство представляет из себя конечный автомат устройства, разработанного в прошлых практические, с подключённым набором устройств для ввода/вывода [3]. Для каждого из устройств, входящих в конечное устройство, будет разработано верификационное окружение для проведения тестов и проведены соответствующие тесты. Для конечного устройства так же будет разработано верификационное окружение, а также будет произведена верификация с использованием VIO.

# СОЗДАНИЕ НЕОБХОДИМЫХ МОДУЛЕЙ

## Создание модуля конечного автомата

Название модуля – «fsm». Модуль обладает входами: «clk» – синхросигнал, «R\_I» – сигнал о готовности входных данных, «reset» – сброс, «dataIn» – шестнадцатибитная шина входных данных; выходами: «dataOut» – шестнадцатибитная шина выходных данных, «R\_O» – сигнал о готовности выходных данных, «current\_state» – трёхбитная шина текущего состояния. У модуль есть регистры «REG\_A», «REG\_B», «REG\_C», «REG\_D», в которых сохраняются входные данные, регистр «REG\_RES», который хранит результат вычислений, значение которого подаётся на выход «dataOut».

Автомат обладает 5 состояниями «S0», «S1», «S2», «S3», «S4» и «S5», переключается между ними последовательно, останавливаясь в состоянии «S5». В состоянии «S0» значения регистров устанавливаются в 0. В состояниях «S1», «S2», «S3» и «S4» записываются данные в регистры «REG\_A», «REG\_B», «REG\_C», «REG\_D» соответственно. В состоянии «S5» в «REG\_RES» записывается результат «REG\_A - REG\_B << REG\_C \* REG\_D» и «R\_O» присваивается значение 1. При поступлении сигнала «reset» состояние автомата сбрасывается в «S0».

Код модуля представлен в Листинге 1.1.

Листинг . – Реализация модуля конечного автомата

|  |
| --- |
| module fsm(  input signed [15:0] dataIn,  input R\_I,  input reset,  input clk,  output signed [15:0] dataOut,  output [2:0] current\_state,  output reg R\_O  );  parameter S0 = 0, S1 = 1, S2 = 2, S3 = 3, S4 = 4, S5 = 5;  reg [2:0] state, new\_state;  reg signed [15:0] REG\_A, REG\_B, REG\_C, REG\_D;  reg signed [15:0] REG\_RES;  initial  begin  state = S0; |

Продолжение Листинга 1.1

|  |
| --- |
| new\_state = 0;  REG\_A = 0;  REG\_B = 0;  REG\_RES = 0;  R\_O = 0;  end  always@(posedge clk)  begin  if (reset)  state <= S0;  else  state <= new\_state;  end  always@(posedge clk)  begin  case(state)  S0:  begin  REG\_A <= 0;  REG\_B <= 0;  REG\_C <= 0;  REG\_D <= 0;  REG\_RES <= 16'b0;  new\_state <= S1;  R\_O <= 0;  end  S1: if (R\_I)  begin  REG\_A <= dataIn;  new\_state <= S2;  end  S2: if (R\_I)  begin  REG\_B <= dataIn;  new\_state <= S3;  end  S3: if (R\_I)  begin  REG\_C <= dataIn;  new\_state <= S4;  end  S4: if (R\_I)  begin  REG\_D <= dataIn;  new\_state <= S5;  end  S5:  begin  REG\_RES <= REG\_A - REG\_B << REG\_C \* REG\_D;  R\_O <= 1;  end  endcase  end  assign dataOut = REG\_RES;  assign current\_state = state;  endmodule |

## Создание модуля верхнего уровня

Для создания модуля верхнего уровня будут использованы дополнительные модули, разработанные ранее в лабораторной работе 1. Код для модулей, описывающих синхронизатор, делитель частоты, фильтр дребезга контактов, счетчик и модуль управления семисегментными индикаторами представлен в листингах 1.2–1.6.

Листинг . – Реализация модуля синхронизатора

|  |
| --- |
| module synchronizer(  input in, clk,  output out);  reg a, b;  always@(posedge clk)  begin  b <= a;  a <= in;  end  assign out = b;  endmodule |

Листинг . – Реализация модуля счётчика

|  |
| --- |
| module counter #(STEP = 1, MODULE = 2)(  input clk, reset, enable, direction,  output reg[$clog2(MODULE)-1:0] cnt  );  initial cnt = 0;  always@(posedge clk)  begin  if (reset)  cnt <= 0;  else if (enable)  cnt <= direction ? (MODULE + cnt - STEP) % MODULE : (cnt + STEP) % MODULE;  end  endmodule |

Листинг . – Реализация модуля делителя частоты

|  |
| --- |
| module clk\_divider #(DIV = 2) (  input clk,  output reg clk\_div);  wire [$clog2(DIV/2)-1:0] cnt;    counter #(.STEP(1), .MODULE(DIV/2)) cntr(  .clk(clk), |

Продолжение Листинга 1.4

|  |
| --- |
| .reset(1'b0),  .enable(1'b1),  .direction(1'b0),  .cnt(cnt)  );  initial clk\_div = 0;  always@(posedge clk)  if (cnt == 0)  clk\_div = ~clk\_div;  endmodule |

Листинг . – Реализация модуля фильтра дребезга кантактов

|  |
| --- |
| module debouncer #(MODULE = 8) (  input clk, in\_signal, CLOCK\_ENABLE,  output reg out\_signal, reg out\_signal\_enable  );  wire sync\_signal;  wire [$clog2(MODULE)-1:0] counter\_res;  synchronizer sync(.in(in\_signal), .clk(clk), .out(sync\_signal));  counter #(.MODULE(MODULE), .STEP(1)) cntr(  .clk(clk),  .reset(sync\_signal~^out\_signal),  .enable(CLOCK\_ENABLE),  .direction(1'b0),  .cnt(counter\_res)  );  always@(posedge clk)  begin  if (&(counter\_res) & CLOCK\_ENABLE)  out\_signal <= sync\_signal;  out\_signal\_enable <= &(counter\_res) & sync\_signal & CLOCK\_ENABLE;  end    endmodule |

Листинг . – Реализация модуля управления семисегментыми индикаторами

|  |
| --- |
| module SevenSegmentLED(  input [7:0] AN\_MASK,  input [31:0] NUMBER,  input clk,  input RESET,  output [7:0] AN,  output reg[7:0] SEG);    wire[2:0] counter\_res;  counter #(.MODULE(8), .STEP(1)) cntr(  .clk(clk),  .reset(RESET),  .enable(1'b1),  .direction(1'b0),  .cnt(counter\_res)  ); |

Продолжение Листинга 1.6

|  |
| --- |
| reg [7:0] AN\_REG = 0;  assign AN = AN\_REG | AN\_MASK;  wire [3:0] NUMBER\_SPLITTER[0:7];  genvar i;  generate  for (i = 0; i < 8; i = i + 1)  begin  assign NUMBER\_SPLITTER[i] = NUMBER[((i+1)\*4-1)-:4];  end  endgenerate  always @(posedge clk)  begin  if (RESET)  SEG <= 8'b11111111;  else  begin  case (NUMBER\_SPLITTER[counter\_res])  4'h0: SEG <= 8'b11000000;  4'h1: SEG <= 8'b11111001;  4'h2: SEG <= 8'b10100100;  4'h3: SEG <= 8'b10110000;  4'h4: SEG <= 8'b10011001;  4'h5: SEG <= 8'b10010010;  4'h6: SEG <= 8'b10000010;  4'h7: SEG <= 8'b11111000;  4'h8: SEG <= 8'b10000000;  4'h9: SEG <= 8'b10010000;  4'ha: SEG <= 8'b10001000;  4'hb: SEG <= 8'b10000011;  4'hc: SEG <= 8'b11000110;  4'hd: SEG <= 8'b10100001;  4'he: SEG <= 8'b10000110;  4'hf: SEG <= 8'b10001110;  default: SEG <= 8'b11111111;  endcase  AN\_REG = ~(8'b1 << counter\_res);  end  end    endmodule |

Модуль верхнего уровня имеет название «controller». Он обладает следующими портами: шестнадцатибитный входной порт «SWITCHES» - значение, которое вводится с помощью рычажковых переключаетей, входной порт «button\_in» - кнопка для разрешения записи, синхросигнал «clk», входной порт «button\_reset\_in» для сброса значени, выходной порт «AN» – шина разрешающих входов анодов для всех индикаторов, «SEG» - шина катодов для одного индикатора.

Создается экземпляр модуля «debouncer» с названием «dbnc», в единственный параметр которого передается 128. К портам «clk», «in\_signal», «CLOCK\_ENABLE» и «out\_signal\_enable» подключаются «clk», «button\_in», «1'b1» и «button\_signal\_en» соответственно. Также создается экземпляр модуля «debouncer» с названием «dbncReset», в единственный параметр которого передается 512. К портам «clk», «in\_signal», «CLOCK\_ENABLE» и «out\_signal\_enable» подключаются «clk», «RESET», «1'b1» и « reset\_signal\_en» соответственно.

Создается экземпляр модуля «debouncer» с названием «dbnc», в единственный параметр которого передается 128. К портам «clk», «in\_signal», «CLOCK\_ENABLE», «out\_signal» и «out\_signal\_enable» подключаются «clk», «button\_in», «1'b1», «button\_signal» и «button\_signal\_en» соответственно. Также создается экземпляр модуля «debouncer» с названием «dbnc\_reset», в единственный параметр которого передается 128. К портам «clk», «in\_signal», «CLOCK\_ENABLE», «out\_signal» и «out\_signal\_enable» подключаются «clk», «button\_reset\_in», «1'b1», «reset\_signal» и «reset\_signal\_en» соответственно.

Создается экземпляр модуля «clk\_div» с названием «div», в единственный параметр которого передается 1024. К портам «clk» и «clk\_div» подключаются «clk» и «clk\_div» соответственно.

Создается экземпляр модуля «SevenSegmentLED» с названием «led». К портам «AN\_MASK», «NUMBER», «RESET», «clk», «AN» и «SEG» подключаются «mask», «number», «reset\_signal», «clk\_div», «AN» и «SEG» соответственно.

Создаётся экземпляр модуля «fsm» с названием «automat» К портам «dataIn», «R\_I», «reset», «clk», «dataOut», «R\_O» и «current\_state» подключаются «SWITCHES», «button\_signal\_en», «reset\_signal», «clk», «dataOut», «R\_O» и «state» соответсвенно.

В блоке «always», работающему по переднему фронту, при «R\_O», равном 1, в последние 16 бит «NUMBERS» записывается «dataOut», противном случае туда записывается «SWITCHES». В следующие 4 бита «NUMBERS» значение «A16», «B16», «C16», «D16» или «F16» при значениях «state» «S1», «S2», «S3», «S4», «S5» соответственно. При «reset\_signal», равном 1, выполняется установка значений «NUMBER» в 0 и «AN\_MASK» в «8'b11111111».

Код модуля верхнего уровня представлен в Листинге 1.7.

Листинг . – Реализация модуля управления семисегментыми индикаторами

|  |
| --- |
| `timescale 1ns / 1ps  module controller(  input signed [15:0] SWITCHES,  input button\_in, button\_reset\_in,  input clk,  output [7:0] AN,  output [7:0] SEG  );  wire button\_signal, button\_signal\_en, reset\_signal\_en, reset\_signal, clk\_div, R\_O;  reg [7:0] AN\_MASK = 8'b11111111;  reg signed [31:0] NUMBER = 0;  wire signed [15:0] dataOut;  parameter S1 = 1, S2 = 2, S3 = 3, S4 = 4, S5 = 5;  wire [2:0] stat;  debouncer #(128) dbnc(  .clk(clk),  .in\_signal(button\_in),  .CLOCK\_ENABLE(1'b1),  .out\_signal(button\_signal),  .out\_signal\_enable(button\_signal\_en));    debouncer #(128) dbnc\_reset(  .clk(clk),  .in\_signal(button\_reset\_in),  .CLOCK\_ENABLE(1'b1),  .out\_signal(reset\_signal),  .out\_signal\_enable(reset\_signal\_en));  clk\_divider #(1024) div(  .clk(clk),  .clk\_div(clk\_div));  SevenSegmentLED led(  .AN\_MASK(AN\_MASK),  .NUMBER(NUMBER),  .clk(clk\_div),  .RESET(reset\_signal),  .AN(AN),  .SEG(SEG));  fsm automat(.dataIn(SWITCHES), .R\_I(button\_signal\_en), .reset(reset\_signal), .clk(clk), .dataOut(dataOut), .R\_O(R\_O), .current\_state(stat));  always@(posedge clk)  begin  if (R\_O)  NUMBER <= {NUMBER[31:16], dataOut};  else  NUMBER <= {NUMBER[31:16], SWITCHES};  case(stat)  S1: |

Продолжение Листинга 1.7

|  |
| --- |
| NUMBER[20:16] <= 4'ha;  S2:  NUMBER[20:16] <= 4'hb;  S3:  NUMBER[20:16] <= 4'hc;  S4:  NUMBER[20:16] <= 4'hd;  S5:  NUMBER[20:16] <= 4'hf;  endcase  AN\_MASK <= {AN\_MASK[7:5], 5'b0};  if (reset\_signal)  begin  NUMBER <= 0;  AN\_MASK <= 8'b11111111;  end  end  endmodule |

# СОЗДАНИЕ ТЕСТОВЫХ МОДУЛЕЙ И ИХ ВЕРИФИКАЦИЯ

## Создание тестов и верификация тестового модуля конечного автомата

Для тестирования были выбраны следующие наборы тестов:

* «a» равное 11012, «b» равное 10102, «c» равное 10012 и «d» равное 00012. Эталонным значением на выходе является 110000000002. Данный тест проверяет общую работоспособность написанного модуля.
* «a» равное 11112, «b» равное 01012, «c» равное 00102 и «d» равное 01102. Эталонным значением на выходе является 10100000000000002. Данный тест проверяет корректно ли будет работать модуль при сдвиге на отрицательное число.
* «a» равное 11112, «b» равное 01112, «c» равное 00112 и «d» равное 01002. Эталонным значением на выходе является 10000000000000002. Данный тест проверяет корректно ли будет работать с произведением отрицательных чисел.

Верификационное окружение для проведения тестов конечного автомата представлено представлен модулем «test\_fsm». Объявляются однобитные регистры «clk», «btn», «reset», шестнадцатибитныей регистр «data» и шестнадцатибитныей цепь «res». Так же в нём создаётся экземпляр «fsm», в соответствующие порты которого подключаются все созданные ранее элементы.

В блоке «always» каждые 5 наносекунд регистр «clk» меняет свое значение на противоположное.

Далее блоком «task» с именем «cycle» задана функция теста, который присваивает регистру «data» по порядку значения, переданные ему в качестве аргументов, а также симулирует нажатие на кнопку подтверждения и сброса. В конце, с помощью функции «$display», выводится информация об операции и её результате.

В блоке «intial» симулируется работа с конечным автоматом. Вызывается функция «cycle» с заранее сформированным набором аргументов, для проверки корректной работоспособности алгоритма.

Код тестового модуля представлен в Листинге 2.1. Результат верификации представлен на Рисунке 2.1.

Листинг . – Реализация тестового модуля конечного автомата

|  |
| --- |
| module fsm\_test;    reg clk = 0;  reg btn = 0;  reg reset = 0;  reg [15:0] data = 0;  wire [15:0] res;  fsm fsm(  .R\_I(btn),  .clk(clk),  .dataIn(data),  .reset(reset),  .dataOut(res));  always #5 clk = ~clk;  task cycle;  input [15:0] an, bn, cn, dn;  begin  #15;  data = an;  btn = 1;  #15;  btn = 0;  #15;  data = bn;  btn = 1;  #15;  btn = 0;  #15;  data = cn;  btn = 1;  #15;  btn = 0;  #15;  data = dn;  btn = 1;  #15;  btn = 0;  #15;  $display("Результат операции %0b - %0b << %0b \* %0b = %0b", an, bn, cn ,dn, res);  reset = 1;  #15; |

Продолжение Листинга 2.1

|  |
| --- |
| reset = 0;  end  endtask  initial  begin    cycle(16'b0000000000001101, 16'b0000000000001010 , 16'b0000000000001001, 16'b0000000000000001);    cycle(16'b0000000000001111, 16'b0000000000000101 , 16'b0000000000000010, 16'b0000000000000110);    cycle(16'b0000000000001111, 16'b0000000000000111 , 16'b0000000000000011, 16'b0000000000000100);  #20    $stop;    end  endmodule |




Рисунок . – Результат верификации тестового модуля конечного автомата

Значения вычислений совпадают с эталонными, что подтверждает корректность работы модуля конечного автомата.

## Создание и верификация тестового модуля управления семисегментными индикаторами

Для тестирования был выбран следующий набор тестов:

* Тест на отображение для всех возможных вариантов цифр;
* Тест анодной маски пройден.

Верификационное окружение для проведения тестов модуля управления семисегментными индикаторами представлен модулем «testSevenSeg». Объявляются однобитные регистры «clk», «RESET», тридцатидвухбитный регистр «NUMBER», восьмибитный регистр «AN\_MASK», восьмибитная цепь «AN» и восьмибитная цепь «CATH». Так же в нём создаётся экземпляр «SevenSegmentLED», в соответствующие порты которого подключаются все созданные ранее элементы. Также создаются регистры «test\_digit\_register» и «test\_an\_mask\_register» для записи результатов тестов.

Дальше, функции «get\_cath\_mask», которая выдаёт значения катодов для числа, переданного в качестве аргумента, «get\_an\_mask», которая выдаёт значения анодов для индикатора, переданного в качестве аргумента.

Далее блоком «task» с именем «test\_seven\_segments», на вход которой подаётся анодная маска, проводит тесты, поочередно заполняя «NUMBER» числами от 116 до F16, проверяя корректность отображения чисел.

Далее блоком «task» с именем «test\_show\_stats» выводястя результаты тестирования по значениям, записанным в регистрах «test\_an\_register», «test\_digit\_register» и «test\_an\_mask\_register».

Код тестового модуля представлен в Листинге 2.2. Результат верификации представлен на Рисунке 2.2.

Листинг . – Реализация тестового модуля семисегментного индикатора

|  |
| --- |
| `timescale 1ns / 1ps  module testSevenSeg;  reg clk;  initial clk = 0;  always #5 clk <= ~clk;  localparam AN\_COUNT = 8;  localparam CATH\_COUNT = 8;  localparam DIGIT\_SIZE = 4;  localparam DIGIT\_COUNT = 16;  reg CE, RESET;  reg [AN\_COUNT\*DIGIT\_SIZE-1:0] NUMBER;  reg [AN\_COUNT-1:0] AN\_MASK;  initial  begin  CE = 1;  RESET = 0;  NUMBER = {(AN\_COUNT\*DIGIT\_SIZE){1'b0}};  end  wire [AN\_COUNT-1:0] AN;  wire [CATH\_COUNT-1:0] CATH;  SevenSegmentLED uut (  .clk(clk),  .RESET(RESET),  .NUMBER(NUMBER),  .AN\_MASK(AN\_MASK),  .AN(AN), |

Продолжение Листинга 2.2

|  |
| --- |
| .SEG(CATH)  );  initial  begin  test\_seven\_segments(8'b00101100);  test\_show\_stats();  end  function [7:0] get\_cath\_mask;  input [3:0] number;  begin  case (number)  4'h0: get\_cath\_mask = 8'b11000000;  4'h1: get\_cath\_mask = 8'b11111001;  4'h2: get\_cath\_mask = 8'b10100100;  4'h3: get\_cath\_mask = 8'b10110000;  4'h4: get\_cath\_mask = 8'b10011001;  4'h5: get\_cath\_mask = 8'b10010010;  4'h6: get\_cath\_mask = 8'b10000010;  4'h7: get\_cath\_mask = 8'b11111000;  4'h8: get\_cath\_mask = 8'b10000000;  4'h9: get\_cath\_mask = 8'b10010000;  4'ha: get\_cath\_mask = 8'b10001000;  4'hb: get\_cath\_mask = 8'b10000011;  4'hc: get\_cath\_mask = 8'b11000110;  4'hd: get\_cath\_mask = 8'b10100001;  4'he: get\_cath\_mask = 8'b10000110;  4'hf: get\_cath\_mask = 8'b10001110;  default: get\_cath\_mask = 8'b11111111;  endcase  end  endfunction  function [7:0] get\_an\_mask;  input [2:0] an\_number;  begin  get\_an\_mask = ~(8'b1 << an\_number);  end  endfunction  reg [DIGIT\_COUNT-1:0] test\_digit\_register;  reg test\_an\_mask\_register;  task test\_seven\_segments;  input [AN\_COUNT-1:0] mask\_value;  reg [3:0] i;  reg [3:0] number;  begin  $display("\n[%0t]: Тест отображения цифр на индикаторах, принципа работы динамической индикации и анодной маски.", $time);  test\_digit\_register = {DIGIT\_COUNT{1'b1}};  test\_an\_mask\_register = 1'b1;    AN\_MASK = mask\_value;  $display("Битовая маска (AN\_MASK): %b", AN\_MASK);    wait(uut.counter\_res == AN\_COUNT-1);  @(posedge clk);  number = 0; |

Продолжение Листинга 2.2

|  |
| --- |
| repeat(DIGIT\_COUNT)  begin  // Подача числа на входную шину  for (i = 0; i < AN\_COUNT; i = i + 1)  NUMBER[ ((i+1)\*4)-1 -: 4 ] <= number;    @(posedge clk);  $display("\n[%0t]: Тест для цифры: %h", $time, number);  for (i = 0; i < AN\_COUNT; i = i + 1)  begin  #1;  $display("Текущий анод: %d", i);    test\_digit\_register[number] <= CATH == get\_cath\_mask(number);  $display("Ожидаемые сигналы на линии катодов (CATH): %b", get\_cath\_mask(number));  $display("Фактические сигналы на линии катодов (CATH): %b", CATH);  test\_an\_mask\_register <= AN == (get\_an\_mask(i) | AN\_MASK);  $display("Ожидаемые сигналы на линии анодов (ПОСЛЕ применения анодной маски): %b", get\_an\_mask(i) | AN\_MASK);  $display("Фактические сигналы на линии анодов (ПОСЛЕ применения анодной маски): %b", AN);  if (i != AN\_COUNT-1)  @(posedge clk);  end  number = number + 1;  end  end  endtask  task test\_show\_stats;  localparam TEST\_COUNT = 2;  integer test\_counter, i;  begin  test\_counter = 0;  $display("\n[%0t]: Результаты тестирования:", $time);  // Отображение цифры  if (&(test\_digit\_register))  begin  $display("1. Тест на отображение пройден успешно для всех возможных вариантов цифр.");  test\_counter = test\_counter + 1;  end  else begin  $display("1. Тест на отображение цифр НЕ пройден");  for (i = 0; i < DIGIT\_COUNT; i = i + 1)  if (!test\_digit\_register[i])  $display("Ошибка отображения цифры %d", i);  end  // Анодная маска  if (test\_an\_mask\_register)  begin  $display("2. Тест анодной маски пройден успешно.");  test\_counter = test\_counter + 1;  end  else  $display("2. Тест анодной маски НЕ пройден."); |

Продолжение Листинга 2.2

|  |
| --- |
| $display("Пройдено тестов: %0d/%0d.", test\_counter, TEST\_COUNT);  end  endtask  endmodule |

Изображение выглядит как текст, снимок экрана, Шрифт, линия

Автоматически созданное описание

Рисунок . – Результат верификации тестового модуля семисегментного индикатора

## Создание и верификация тестового модуля конечного устройства

Для тестирования был выбран набор тестов аналогичный тестам конечного автомата.

Верификационное окружение для проведения тестов модуля конечного автомата представлен модулем «testbench». Для корректного тестирования значения параметров для модулей «divider» и «debouncer» в «controller» были уменьшены до значения равного четырём. Объявляются однобитные регистры «clk», «button», «button\_reset», шестнадцатибитный регистр «NUMBER», восьмибитная цепь «AN» и восьмибитная цепь «SEG». Так же в нём создаётся экземпляр «controller», в соответствующие порты которого подключаются все созданные ранее элементы.

Далее блоки «task» с именами «press\_button» и «press\_reset\_button», которые имитирует дребезг контактов и нажатие кнопок «button» и «reset».

Далее блоком «task» с именем «input\_data» с шестнадцатибитными входными параметрами «an», «bn», «cn», «dn», которые постепенно вводятся на «SWITCHES», в конце нажимается «reset».

Код тестового модуля представлен в Листинге 2.3.

Листинг . – Реализация тестового модуля для конечного устройства

|  |
| --- |
| `timescale 1ns / 1ps  module testbench();  reg signed [15:0] SWITCHES = 0; |

Продолжение Листинга 2.3

|  |
| --- |
| reg clk = 0;  reg button = 0;  reg button\_reset = 0;  wire[7:0] AN;  wire[7:0] SEG;  controller cntlr(  .SWITCHES(SWITCHES),  .button\_in(button),  .clk(clk),  .button\_reset\_in(button\_reset),  .AN(AN),  .SEG(SEG));  always #5 clk = ~clk;  task press\_button;  begin  repeat($urandom\_range(20, 0))  begin  button = $random;  #3;  end  button = 1;  #80;    repeat($urandom\_range(20, 0))  begin  button = $random;  #3;  end  button = 0;  #80;  end  endtask  task press\_reset\_button;  begin  repeat($urandom\_range(20, 0))  begin  button\_reset = $random;  #3;  end  button\_reset = 1;  #80;    repeat($urandom\_range(20, 0))  begin  button\_reset = $random;  #3;  end  button\_reset = 0;  #80;  end  endtask  task input\_data;  input [15:0] an, bn, cn, dn;  begin  SWITCHES = an;  press\_button(); |

Продолжение Листинга 2.3

|  |
| --- |
| SWITCHES = bn;  press\_button();    SWITCHES = cn;  press\_button();    SWITCHES = dn;  press\_button();  #10;  press\_reset\_button();  end  endtask  initial  begin  $srandom(35000);  input\_data(16'b0000000000001101, 16'b0000000000001010 , 16'b0000000000001001, 16'b0000000000000001);    input\_data(16'b0000000000001111, 16'b0000000000000101 , 16'b0000000000000010, 16'b0000000000000110);    input\_data(16'b0000000000001111, 16'b0000000000000111 , 16'b0000000000000011, 16'b0000000000000100);  $stop;  end  endmodule |

Результат каждого теста можно проверить по временной диаграмме, рассматривая значение «NUMBER», так как именно оно будет записано в семисигментные индикаторы.

На Рисунке 2.3 представлена временная диаграмма для первого теста.




Рисунок . – Временная диаграмма первого теста

Как видно из рисунка 5 разряд «NUMBERS» корректно отображает переменные, которые вводятся «a», «b», «c» и «d», и «f» результат вычислений. F = 060016  = 110000000002, что является верным значением для первого теста.

На Рисунке 2.4 представлена временная диаграмма для второго теста.




Рисунок . – Временная диаграмма второго теста

F = a00016  = 10100000000000002 что является верным значением для второго теста.

На Рисунке 2.5 представлена временная диаграмма для третьего теста.




Рисунок . – Временная диаграмма третьего теста

F = 800016 = 10000000000000002, что является верным значением для третьего теста.

# ДОБАВЛЕНИЕ IP-ЯДРА VIO, СОЗДАНИЕ ФАЙЛА ПРОЕКТНЫХ ОГРАНИЧЕНИЙ И ЗАГРУЗКА ПРОЕКТА НА ОТЛАДОЧНУЮ ПЛАТУ NEXYS A7

Добавлено IP-ядро VIO, обладающее двумя входными портами по восемь бит, и тремя выходными, два из которых однибитные и один шестнадцатибитный. IP-ядро VIO представлено на Рисунке 3.1.

Изображение выглядит как текст, снимок экрана, программное обеспечение, дисплей

Автоматически созданное описание

Рисунок . – IP-ядро VIO

Так же был создан модуль для подключения VIO. Код модуля представлен в Листинге 3.1.

Листинг . – Модуль VIO

|  |
| --- |
| `timescale 1ns / 1ps  module vioControl(  input clk,  output [7:0] AN,  output [6:0] SEG  );    wire button\_in, RESET;  wire[15:0] SW;  vio\_0 vio (  .clk(clk),  .probe\_in0(AN),  .probe\_in1(SEG),  .probe\_out0(button\_in),  .probe\_out1(RESET),  .probe\_out2(SW)  );  controller controller ( |

Продолжение Листинга 3.1

|  |
| --- |
| .clk(clk),  .button\_in(button\_in),  .button\_reset\_in(RESET),  .SWITCHES(SW),  .AN(AN),  .SEG(SEG)  );  endmodule |

Содержание файла проектных ограничений представлено в Листинге 3.2.

Листинг . – Содержимое файла проектных ограничений

|  |
| --- |
| create\_clock -add -name sys\_clk -period 10.00 -waveform {0 5} [ get\_ports { clk }]  set\_property -dict { IOSTANDARD LVCMOS33 PACKAGE\_PIN E3 } [ get\_ports { clk } ]  set\_property -dict { IOSTANDARD LVCMOS33 PACKAGE\_PIN J17 } [ get\_ports { AN[0] } ]  set\_property -dict { IOSTANDARD LVCMOS33 PACKAGE\_PIN J18 } [ get\_ports { AN[1] } ]  set\_property -dict { IOSTANDARD LVCMOS33 PACKAGE\_PIN T9 } [ get\_ports { AN[2] } ]  set\_property -dict { IOSTANDARD LVCMOS33 PACKAGE\_PIN J14 } [ get\_ports { AN[3] } ]  set\_property -dict { IOSTANDARD LVCMOS33 PACKAGE\_PIN P14 } [ get\_ports { AN[4] } ]  set\_property -dict { IOSTANDARD LVCMOS33 PACKAGE\_PIN T14 } [ get\_ports { AN[5] } ]  set\_property -dict { IOSTANDARD LVCMOS33 PACKAGE\_PIN K2 } [ get\_ports { AN[6] } ]  set\_property -dict { IOSTANDARD LVCMOS33 PACKAGE\_PIN U13 } [ get\_ports { AN[7] } ]  set\_property -dict { IOSTANDARD LVCMOS33 PACKAGE\_PIN T10 } [ get\_ports { SEG[0] } ]  set\_property -dict { IOSTANDARD LVCMOS33 PACKAGE\_PIN R10 } [ get\_ports { SEG[1] } ]  set\_property -dict { IOSTANDARD LVCMOS33 PACKAGE\_PIN K16 } [ get\_ports { SEG[2] } ]  set\_property -dict { IOSTANDARD LVCMOS33 PACKAGE\_PIN K13 } [ get\_ports { SEG[3] } ]  set\_property -dict { IOSTANDARD LVCMOS33 PACKAGE\_PIN P15 } [ get\_ports { SEG[4] } ]  set\_property -dict { IOSTANDARD LVCMOS33 PACKAGE\_PIN T11 } [ get\_ports { SEG[5] } ]  set\_property -dict { IOSTANDARD LVCMOS33 PACKAGE\_PIN L18 } [ get\_ports { SEG[6] } ]  set\_property -dict { IOSTANDARD LVCMOS33 PACKAGE\_PIN H15 } [ get\_ports { SEG[7] } ] |

Проект был загружен на отладочную плату NEXYS A7 и протестирован. На Рисунке 3.2–3.4 представлена фотография платы с введёнными на ней значениями и VIO.




Рисунок .2 – Отображение параметра D на плате




Рисунок .3 – Ввод значения праметра D в VIO



Рисунок .4 – Результат вычислений

# ЗАКЛЮЧЕНИЕ

В результате выполнения практической работы приобретён навык основных подходов и использования основных инструментов для верификации проектов. Разработано устройство, представляющее из себя конечный автомат устройства, разработанного в прошлых практических, с подключённым набором устройств для ввода/вывода. Для каждого из устройств, входящих в конечное устройство, разработано верификационное окружение для проведения тестов и проведены соответствующие тесты. Для конечного устройства так же разработано верификационное окружение и произведена верификация с использованием VIO.

# СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

1. Методические указания по ПР № 3 — URL: [https://online-edu.mirea.ru/mod/resource/view.php?id=413209](https://vk.com/away.php?utf=1&to=https%3A%2F%2Fonline-edu.mirea.ru%2Fmod%2Fresource%2Fview.php%3Fid%3D413209) (Дата обращения: 12.03.2024).
2. Смирнов С.С. Информатика [Электронный ресурс]: Методические указания по выполнению практических и лабораторных работ / С.С. Смирнов — М., МИРЭА — Российский технологический университет, 2018. — 1 электрон. опт. диск (CD-ROM).
3. Тарасов И.Е. ПЛИС Xilinx. Языки описания аппаратуры VHDL и Verilog, САПР, приемы проектирования. — М.: Горячая линия — Телеком, 2021. — 538 с.: ил.